我已授权

注册

三星公布64层NAND 芯片容量512Gb

2017-02-10 10:08:00 元器件交易网 

  世界最大的尖端半导体相关技术国际学术会议,国际固态电路研讨会(ISSCC)的2017年度大会中,三星电子(Samsung Electronics),及美国威腾(Western Digital)与日本东芝(Toshiba)的合作团队,都公布了64层、512Gb容量的3D NAND快闪记忆体,且基本的读写速度与技术特征都相似。

  据日本PC Watch网站的半导体业专家福田昭报导,虽然三星与东芝公布的产品类似,但发表后的反应却截然不同。对东芝方面只有1个工程师提出发问,三星方面则大排长龙,显示三星的技术有其特出之处,值得关注。

  三星这次推出的64层3D NAND,被该厂归类于第三代技术,与第二代的48层相比,最大的技术障碍是垂直穿孔要穿透的层数增加3分之1,这要不是穿孔深度增加,就是每层之间的厚度要减薄,而厚度减薄可能减薄每层之间的绝缘层厚度,如何降低互相干涉导致资料存取发生错误,就是最主要的课题。

  而三星特有的快闪记忆体制程技术,电荷撷取快闪记忆体(Charge Trap Flash;CTF),是以电荷撷取(Charge Trap)膜或电洞捕捉作为载子的电子,借此记录或消去资料。

  而这技术的主要问题,在于载子的能阶,能把载子固定在电荷撷取膜的深层缺陷区内,则载子便比较不易受到电流或温度的变化而逃脱,记忆比较容易保存,若载子仅被固定在浅层区,记忆便容易随载子的逃脱而消失,意味的就是记忆体性能劣化。

  但是,当3D NAND快闪记忆体以减薄厚度的方式增加层数,则电荷撷取膜的厚度变薄,载子就比较容易被固定在浅层区,这意味着随3D NAND快闪记忆体层数增加,良率便将随之明显下跌,若不能克服这个问题,则3D NAND快闪记忆体便缺乏商用价值。

  三星现在发展的技术,就是在初次记忆体格式化的过程中,顺便检查与消除浅层区,原则上是让记忆体的每个记忆单元,依其连接线路分成奇数组与偶数组,分别对奇数组与偶数组加高电压清除浅层区,经仔细调整,记忆单元不良率可降低为7%。

  随智慧型手机与个人电脑性能提升,大容量快闪记忆体晶片的需求跟着增加,现在新的512Gbit快闪记忆体晶片推出,可望更进一步提高记忆卡与SSD的性能,值得仔细观察。TOP

(责任编辑:赵然 HZ002)
看全文
写评论已有条评论跟帖用户自律公约
提 交还可输入500

最新评论

查看剩下100条评论

热门新闻排行榜

和讯热销金融证券产品

【免责声明】本文仅代表作者本人观点,与和讯网无关。和讯网站对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。请读者仅作参考,并请自行承担全部责任。